This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 2-26055 (A) (43) 29.1.1990 (19) JP

(21) Appl. No. 63-175976 (22) 14.7.1988


(71) MATSUSHITA ELECTRON CORP (72) HIDETO OZAKI


(51) Int. Cl3. H01L21/90,H01L21/312

PURPOSE: To prevent generation of a large amount of heat stress which causes cracks to be produced by forming an insulation film on a semiconductor substrate, coating a coating insulation film on it and dry it, and then performing ion implantation of impurities into this coating insulation film and then heat

treating.

CONSTITUTION: A conductor film is formed on a semiconductor substrate 1, a specified resist pattern 2 is formed on this conductor film, dry etching is performed with this resist pattern as a mask to form a conductor film pattern 3, and then the resist pattern is eliminated. Then, an insulation film 4 is formed on the semiconductor substrate 1, a coating insulation film 5 is coated on this insulation film 4, and then it is dried. Then, through a process for performing heat treatment by performing ion implantation 8 of impurities to this coating insulation film 5, the surface of the semiconductor substrate becomes flat. It allows a damage layer to be formed on the coating insulation film 5. relaxes stress produced when performing heat treating after performing ion implantation 8, and then a thick coating insulator without any cracks can be fully polymerized and condensed.





(54) SEMICONDUCTOR DEVICE

(11) 2-26056 (A) (43) 29.1.1990 (19) JP

(21) Appl. No. 63-176624 (22) 14.7.1988


(71) NEC CORP (72) KOICHI KOMATSU


(51) Int. Cl5. H01L23/12

PURPOSE: To reduce grounding inductance of an emitter and improve gain of a semiconductor device by providing a first conductor layer where a transistor chip is mounted and a second conductor layer which surrounds the periphery to connect the emitter of transistor chip and the second conductor layer with a metal wire

CONSTITUTION: A first conductor layer 2 with a transistor chip 3, a second conductor layer 5 which is provided on the upper surface of an insulation substrate 1 surrounding the periphery of the conductor layer 2 and is connected to the emitter of the transistor chip 3 with a metal wire 4, a fourth conductor layer 9 which is provided on the upper surface of the insulation substrate 1 at the outside of the conductor layer 5 and is connected by the conductor layer 2 and a metal wire 8, a fifth conductor layer 18 provided on the lower surface of the insulation substrate 1, and a through hole 11 which is provided through

the insulation substrate 1 and connects the conductor layer 5 and the conductor layer 10 electrically are provided. It reduces grounding inductance of emitter and improves the gain of a semiconductor device.





6: metal wire. 7: conductor layer

(54) HEAT RADIATION PLATE

(11) 2-26057 (A) (43) 29.1.1990 (19) JP

(21) Appl. No. 63-175122 (22) 15.7.1988

(71) JAPAN SYNTHETIC RUBBER CO LTD (72) MITSUO KIMURA(3)

(51) Int. Cl3. H01L23/373,C30B29/04,H01S3/18//F28F3/00

PURPOSE: To obtain an improved heat conduction by forming a diamond-shaped substance layer on a substrate consisting of dispersion strengthened type alloy made by dispersing a metal oxide particle into a matrix of copper or copper

CONSTITUTION: A substrate consists of a dispersion strengthened type alloy made by dispersion a metal oxide particle into a matrix of copper or copper alloy. Copper alloy constituting this matrix is an alloy which mainly consists of copper such as Cu-A1 and Cu-Zn. Then, a diamond-shaped substance layer is formed on a substrate consisting of a dispersion strengthened type alloy and the formation of this diamond-shape substance layer is performed by the gaseous phase growth method. It achieves a high coherency between the substrate and the diamind-shaped substance layer even after heating cycle history, thus obtaining an improved heat conduction as a whole.

9日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-26055

大阪府門真市大字門真1006番地

⑤Int.Cl.
⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)1月29日

H 01 L 21/90 21/312 S N 6824-5F

審査請求 未請求 請求項の数 1 (全4頁)

図発明の名称 半導体装置の製造方法

②特 願 昭63-175976

②出 顧 昭63(1988)7月14日

@発明者 尾崎

秀 人 大阪

大阪府門真市大字門真1006番地 松下電子工業株式会社内

创出 願 人 松下電子工業株式会社

四代 理 人 弁理士 森本 義弘

月 粗 雹

1. 発明の名称

2. 特許請求の範囲

半導体装置の製造方法

3. 発明の詳細な説明

産業上の利用分野

本発明は、多層配線構造を得るに好適な半導体 数数の製造方法に関する。

従来の技術

デバイスの高集徴化、高速化を図るため、多層配線構造を假えたものが増えている。多層配線構造を実現するには、上層配線と下層配線の間に電気的絶線と下層配線の凹凸を抑制するための平地化とが可能な層間絶線膜を設けることが必要である。

世来の多層配線構造を実現するにあたり、 層間 絶縁既として強布方式により形成する絶縁既を採 用した世来の半導体装置の製造方法を第2回(a) ~(o)の工程図をお照して説明する。 なお、第 2回はアルミニウム(Ag)の二層配線の製造工 程を示しており、簡明化のため半導体素子領域と 平現化銀域は示していない。

この関連方法では、まず、半週体基級1の中に作り込まれた半週体表子(図中には示されていない)を相互接続するために、A1合金膜などからなる額厚0.8μmの退体膜をスパッタリングなどで形成し、さらに、所定のレジストパターン2を形成したのち、ドライエッチングをほどこして下

別配は3を形成する(第2回(a))。この後、 レジストパターン2を除去し、450で程度の熱処 理を30分間ほどこすことによって、半線体素子を 安定化させる、そののち、ヒロックと称される下 関配線3の突起などにより生じる層間絶数酸の電 気的耐圧の劣化を防止するため、プラズマCVD 法による酸化シリコン膜などを、CVD層間絶縁 随4として0.5μmの厚さに堆積する。

次に、下別配線3によって生じた半退体基板1の表面の凹凸を平均にするため、(下四配線上の 膜厚が0.1μmの) 強布絶線膜5を回転強布し、 生物を設置5中の溶剤を除くため200℃の熱乾燥 処理を30分間ほどほどこす。引き較き、生布絶線 膜5の重縮合を生じさせるため、450℃の熱処理 を30分間ほどにす(第2四(b))。

を目的とする。

採盟を解決するための手段

上記目的を建成するため本見明の半導体装置の野遊は、半速体が作り込まれた半速体がないたのちに内壁体を上にしたのちに内壁体を上にがかったのではない。内レジャーンを形成する工程は関いて、中からは、大きなのでは、大きなのでは、大きなのでは、大きなのでは、大きないのでは、大きなのである。

すなわち、本発明の製造方法によれば、生布絶 拡限に不純物イオンを注入することにより、生布 絶破酸にグメージ圏が形成されて、このイオン注 入後の熱処理時に生じる広力が観和される。また、 このダメージ圏により、単紹合(イオン注入後の 発明が解決しようとする課題

しかしながら、配線の微細化にともない隣り合 う下層配録3間のスペースが狭くなると、配線の **及逆形状をなだらかにする独布格様闘4の形成と** ステップカバレージが比較的良好なスパッタ系者 法とを用いても、及遵部に均一な厚さの海体膜を 形成することが困難となり、上層配線7の信頼性 の低下を招く。なお、下層配線3の段差形状は、 下層記録3の誤厚を蘇くすること、あるいは、強 布格核膜4を厚くすることによって抵和されるが、 脱者の対策をほどこすと配規抵抗の増加ならびに ストレス、エレクトロマイグレーションなどによ る信頼性の低下を招く。一方、後者の対策をほど こすと強布絶縁膜5の強布後における熱処理の際 にこの独布絶象膜5に生じる熱応力でクラックが 発生する。このような問題を含む従来の製造方法 では、配線パターンの微細化に限界がある。

そこで本発明はこのような問題点を解決し、強 布絶縁膜にクラックの原因となるような大きな然 応力が発生することを防止できるようにすること

無処理)で生じるガス成分の外向き拡散が促進される。 したがって、クラックを生じることなしに 厚い塩布絶数膜が充分に重縮合され、電気的に安 定な膜になる。

爽悠例

本発明にかかる半導体装置の製造方法の一実施例を第1図(a)~(c)の工程原図を参照して説明する。なお、簡明化のために図中にはA&ニ 層配線部分のみを示し、半導体素子領域や平坦化領域は示していない。

本発明の設造方法でも、まず半導体基板1の中に作り込まれた半退体選子領域(図示されていない)を相互接続するために、A & 合金製からなる 四月0.8μmの選体機をスパッタ蒸発で形成し、 さらに、所定のレジストパターン2を形成したの ち、ドライエッチングをほどこして下層配線3を 形成する(第1回(a))

この故、レジストパターン2を除去し、450℃ 程度の無処理を30分間ほどこして、半退体選子の 物性を安定させたのち、ブラズマCVD法による 酸化シリコン酸などをCVD層間絶象膜4として、 0.5μmの厚さに堆積する。

大に、下月配線3によって生じた半導体拡板1の設面の凹凸を平坦にするため、(下月配線上の 関厚が0.2μmの) 塩布絶縁酸4を回転塩布し、 塩布絶線数5中の溶剤を除き、重額合を行うため 350℃の熱処理を30分間ほど行う。この処理後に、 アルゴンイオン8を加速電圧120cV、ドース量 1×10°// はで塩布絶縁酸4に注入し、この塩布 絶縁酸4の重縮合を促進するため無処理を450℃ で30分間ほどこす。

このイオン往入を選入することにより、強布絶 練製4にダメージ別を形成し、イオン往入後の熟 処理時に生じる応力(ひずみ)を超和することが できる。また、このダメージ別により重紹合(イ オン注入後の熱処理)で生じるガス成分(H。O など)の外向拡散が促進する。したがって、クラ ックを生じることなく、厚い強布絶級膜5を充分 に重縮合させ、電気的に安定な膜にすることがで きる。このイオン往入には、アルゴンイオンに限

お協慰既5は、シラノール化合物を含む有機溶剤 の強布とその後の熱処型によって形成されるもの である。

発明の効果

以上説明したように、本発明の半導体数図の製造方法によれば、強布絶縁膜に不統物イオンを注入してダメージ層を形成し、このイオン往入後の熱処理時に生じる応力を緩和するものであるため、強布絶縁膜を厚くすることが可能となって上層配線の所線を防止することができ、半導体装置の信頼性を向上させる効果が変される。

4. 図面の船馬な説明

第1回 (a) ~ (c) は本発明にかかる半線体 数限の製造方法の一支施例を示す工程回、第2回 (a) ~ (c) は従来の半線体数配の製造方法の 工利回である。 らず、他の不括性ガスイオン、酸剤イオン、シリコンイオンもしくは半導体基板に含まれる不解物イオンなど強布絶縁酸4にダメージ暦を形成できるものであればよい(第1回(b))。

次に、従来の技術に関連して記載したように、 周知の方法でA&二層配線構造を形成する。すな わち、下層配線3の上に形成されたCVD層間絶 様膜4と強布絶縁膜5にスルーホール6を開孔し、 上層配線7を第1図(a)と同様な工程を経て形 成する(第1図(c))。

以上の工程を経て本発明の製造方法による二層 配線構造が形成される。

以上の実施例による多層配線構造では、途布絶 歌醇 5 の厚酸化により上層配線のステップカバレ ージは大幅に改善され、配線の不良を防止するこ とができる。

なお、本実施例では単層構造の独布絶縁膜5に ついて説明したが同様に二層以上の構造を有する 独布絶縁膜にも実施すれば、さらに上層配線のス テップカバレージを向上させることができる。独

1 …半導体拡板、2 … レジストパターン、3 … 下層配線、4 … C V D 層間絶線膜、5 … 強布絶線 隔 8 … アルゴンイオン、

代理人 益 本 哉 弘

